#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平8-29496

(43)公開日 平成8年(1996)2月2日

(51) Int.CL\*

識別配号

庁内整理番号

技術表示箇所

G01R 31/28

H01L 21/66

F 7514-4M

21/82

G01R 31/28

FΙ

V

H01L 21/82

審査請求 有 請求項の数5 FD (全10頁) 最終頁に続く

(21)出願番号

特顯平6-183042

(22)出顧日

平成6年(1994)7月13日

(71)出頭人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 模並 智和

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 山畑 均

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 加藤 朝道

### (54) 【発明の名称】 半導体集積回路及びそのテスト方法

#### (57)【要約】

【目的】クロック分周回路を備えた半導体集積回路のクロックを位相合わせを可能としてテスト容易化を達成すること。

【構成】テストモードを有する半導体集積回路において、テスト信号入力手段と、テスト信号デコード手段と、クロック入力手段から入力されたクロックを分周する分周手段と、を有し、分周手段に対して、テスト信号入力手段から入力されたテスト信号をテスト信号デコード手段によりデコードした結果を用いてクロックの位相合わせを行うことを特徴とする。



### 【特許請求の範囲】

【請求項1】テストモードを有する半導体集積回路において、テスト信号入力手段と、テスト信号デコード手段と、クロック入力手段と、該クロック入力手段から入力されたクロックを分周する分周手段と、を有し、前記分周手段に対して、前記テスト信号入力手段から入力されたテスト信号を前記テスト信号デコード手段によりデコードした結果を用いてクロックの位相合わせを行うことを特徴とする半導体集積回路。

【請求項2】前記テスト信号入力手段から入力されたテ 10 スト信号によりクロックの位相合わせを行う期間には、前記クロック入力手段へ入力されるクロックの周期が伸長されることを特徴とする請求項1記載の半導体集積回路。

【請求項3】前記テスト信号デコード手段が、前記テスト信号入力手段から入力されるテスト信号の組合わせに基づき、テストモード時以外の通常動作時においても、前記分周手段にクロックの位相合わせを行うための信号を供給するように構成されたことを特徴とする請求項1 又は2記載の半導体集積回路。

【請求項4】テスト信号入力手段と、テスト信号デコード手段と、クロック入力手段と、該クロック入力手段から入力されたクロックを分周する分周手段と、を備えた 半導体集積回路のテスト方法であって、

前記テスト信号入力手段に所定の信号を供給し、 前記分周手段に対して前記テスト信号入力手段から入力 された信号を前記テスト信号デコード手段がデコード 1.

前記テスト信号デコード手段の出力に基づきクロックの 位相合わせを行うようにしたことを特徴とする半導体集 30 積回路のテスト方法。

【請求項5】前記テスト信号入力手段から入力されたテスト信号による位相合わせを行う期間には、前記クロック入力手段へ入力するクロックの周期を伸長してクロックの位相合わせを行うことを特徴とする請求項3記載の半導体集積回路のテスト方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体集積回路及びそのテスト方法に関し、特に、入力されたクロックを分周 40 して内部回路が動作する半導体集積回路及びそのテスト方法に関する。

#### [0002]

【従来の技術】半導体集積回路(以下「LSI」という)は、その内部回路がクロックに同期して動作するものが多い。近時、技術の進歩に伴い、LSIの動作クロック周波数は大きく向上している。

【0003】このため、LSI製造時のテストにおいて使 示の周辺回路等に対してクロック信号をクロック出力 用するLSIテスタの周波数の向上が追いつかず、最高動 (CLKOUT) 205から供給し続けることが必要とされるた 作周波数に関して、LSIテスタとLSIとはほぼ同程度にな 50 めである。また他の理由として、CPU206内部の同期回路

っている。

【0004】また、マイクロプロセッサやマイクロコントローラ等のLSIにおいては、通常、内部動作クロックとして50%のデューティサイクル、すなわち内部動作クロックの高電位幅と低電位幅が一致するクロックが用いられ、LSI内部で1/2分周しているものが多い。

2

【0005】この場合、LSIの内部動作クロック周波数がLSIテスタの最高動作周波数と同程度のものであればLSIテスタで測定できる。すなわち、LSIテスタから基本波の2倍のレートの信号を被試験デバイスであるLSIの入力クロックとして与えておき、実際の測定対象であるLSIの入出力信号は、LSIテスタの基本波にて行なうものとする。これにより、LSI内部動作がLSIテスタの最高動作周波数に近くなっても測定が行なえることになる。【0006】図5は、入力されたクロックを分周して内

部回路が動作するマイクロプロセッサのクロックの供給 回路を示すブロック図(「従来例1」という)である。 【0007】図5において、マイクロプロセッサ201 は、クロック入力(CLKIN)202と、リセット入力(RESE

20 T) 203と、テスト入力 (TEST) 204と、クロック出力 (CLKOUT) 205と、を備えている。また、マイクロプロセッサ201は、内部に、中央処理装置 (以下「CPU」という) 206と、クロック分周器207と、プルアップ抵抗208とを備えている。

【0008】図6に、クロック分周器207の詳細と動作タイミングを示す。図6(A)に示す通り、クロック分周は、立上り同期のフリップフロップ301を用いてエッジトリガの1/2分周を実現している。すなわち、図6(B)のタイミングチャートに示すように、入力の立ち上がりに同期して出力が変化する。

【0009】図5において、クロック入力(CLKIN)202から入力されたクロック信号は、クロック分局器207で1/2分周されるとともに、デューティが50%にととのえられて、CPU206のクロック入力端子(CPUCLK)に供給され、さらにクロック出力(CLKOUT)205から外部に出力される。クロック出力(CLKOUT)205から出力されたクロック信号は、マイクロプロセッサ201以外の周辺機能回路(不図示)で用いられる。

【0010】リセット入力 (RESET) 203から入力された リセット信号は、CPU206に入力されるが、このリセット 信号はクロック分周器207には用いられない。すなわ ち、クロック分周器207が、リセット入力 (RESET) 203 から入力されたリセット信号によってリセットされるこ とはない。

【0011】この理由の一は、リセット入力(RESET)208に入力されるリセット信号がアクティブとされる期間中においても、マイクロプロセッサ201は、外部の不図示の周辺回路等に対してクロック信号をクロック出力(CLKOUT)205から供給し続けることが必要とされるためである。また他の理由として、CPIDO6内部の同期回路

(不図示)をリセットするために、CPU206にクロックを 供給することが必要とされるためである。

【0012】テスト入力 (TEST) 204から入力される信 号は、CPU206をテストするための制御信号であり、図5 に示すように、CPU206のテストモード制御端子(TEST) に接続されており、実質的にLSI製造時のテストの際に のみ用いられる。

【0013】一般のユーザーが、マイクロプロセッサ20 1を使用する場合(すなわち通常動作時)には、テスト 入力 (TEST) 204を"1"に固定して使用するか、ある いは、無接続とすることでブルアップ抵抗208により、 高電位がCPU206のテストモード制御端子(TEST)に供給 され、CPU206は通常動作を行なう。

【0014】LSI製造時等のテストに際しては、テスト 入力 (TEST) 204を "O" にして、CPU206に設けられた テスト機能を作動させるようにする。

【0015】図6(B)のタイミングチャートにおいて、 出力(i)は、電源投入時点でフリップフロップ301の値 (=出力Q)が"1"の場合、出力(ii)は、電源投入時 点でフリップフロップ301の値が"0"の場合のフリッ プフロップ301の出力の信号波形をそれぞれ示してい

【0016】図6(B)に示すように、電源投入時点にお けるクロック分周器207内部のフリップフロップ301の状 態によって、所定の時刻TにおいてCPU206に供給される クロックの位相が異なることになる。

#### [0017]

【発明が解決しようとする課題】LSI製造時等のテスト においては、LSIテスタから時刻をおって被試験デバイ 信号を期待値を比較することでLSIの良品判定を行って いる。

【0018】図5を参照して説明したように、従来のマ イクロプロセッサではクロック分周器207に位相同期機 能を備えていない。

【0019】このため、図5の従来例1のような構成の クロック分周器を持つマイクロプロセッサのテストにお いては、電源投入後のクロック供給開始時点から調べ て、LSIから最初に出力される信号を基に期待値との位 相合わせを行う必要がある。すなわちLSIテスタは、被 試験デバイスであるマイクロプロセッサの適当な出力信 号を基に調歩同期を行う必要がある。

【0020】このような調歩同期を行う場合、調歩同期 の基準となる信号の選択やLSIテスタの制御プログラム の記述などに固有のノウハウが必要とされる。

【0021】また、本来テストしたい項目の前にわざわ ざ調歩同期を行う信号を出力させる項目を付加するなど の方法をとるため、LSIのテスト時間に余分な時間を必

【0022】LSIの高集積・高機能化に伴い、LSIのテス 50

ト開発及びテスト時間は、LSIの製造コストに大きな比 重を占めるに至り、上記のように、テストの際に調歩同 期を行うことは、LSI製造コストの低減を阻害する要因 ともなる。

4

【0023】次に、図7を参照して、テストモードを備 えた従来のLSIの構成として、特開昭64-47975号公報に 開示された技術 (「従来例2」という) を説明する。 従 来例2には、通常入力信号を実際の使用状態ではあり得 ない組合せによりセットできる集積回路内のフリップフ 10 ロップを用いて、フリップフロップの出力とテスト対象 となる部分に影響しない入力とを組み合わせて、テスト 対象部分の一部又は全部をテスト状態としたり、リセッ ト状態としたりする構成が提案されている.

【0024】図7において、Aは分周回路1への基本ク ロックの入力端子であり、端子B, C, D, Eは機能ブ ロック4のテストに影響を与えない入力端子で、端子 B, D, EはANDゲート8、3、7の一方の入力に接続 され、これらのANDゲートの他方の入力はDタイプフリ ップフロップ9の出力に接続され、ANDゲート8の出力

20 は、分周回路1のリセット入力に接続されている。端子 Fはリセット入力端子であり、端子G, HはANDゲート1 0の入力とされるが、実使用状態で同時に「1」となる ことはない。主たるテスト対象である機能ブロック4の 出力はテスト対象でない機能ブロック5に入力され、更 に機能ブロック5の出力と共にマルチプレクサ6の入力 に接続され、マルチプレクサ6のセレクト入力はANDゲ ート7に接続されている。

【0025】従来例2では、テスト状態においては、テ スト対象ブロックに影響しない通常入力信号をテスト対 スであるLSIに信号を入力し、時刻毎に該LSIからの出力 30 象ブロックの制御に用いる。これによりテスト対象ブロ ックに特別なクロックを入力することや、テスト対象ブ ロックから他ブロックへの信号を直接出力信号として観 測するマルチプレクサを制御している。

> 【0026】このように、従来例2では、テスト状態と 通常状態とを区別するためのフリップフロップをLSI内 に持ち、各種の入力セレクタや出力マルチプレクサの切 替えに使用している。

【0027】しかしながら、従来例2では、通常信号の 経路に、これらのセレクタやマルチプレクサが挿入され 40 るため、LSIの最高動作周波数に対して悪影響が生じ る。特に、LSIのクロック供給信号経路に対してセレク タやマルチプレクサを挿入することは、先に述べた最近 の技術動向(すなわちLSIの動作周波数の大幅な向上) の点からも問題がある。

【0028】また、従来例2では、通常信号を通常使用 しない組合せにしたときにテスト状態を示すフリップフ ロップがセットされるようにしているため、一般ユーザ ーが実使用時に誤ってテスト状態に設定してしまうとい

【0029】特に、外部入力信号の変化時の僅かな重な

りあいやノイズなど、通常動作に支障がない信号の挙動 が、テスト制御用のフリップフロップのセットを行なっ てしまう場合には、従来例2の構成を含むLSIを使用し た装置が市場で再現性の悪い誤動作を起こしてしまうこ とになる。

【0030】さらに、テスト対象となるLSIが複数のブ ロックに分割できない場合には、従来例2を適用する前 提であるテスト対象ブロックに影響しない通常信号が存 在しないことになる。

【0031】次に、特公平1-153986号公報(「従来例 3」という)をもとに従来技術を説明する。従来例3 は、テスト発生回路がテストモード設定専用端子を使用 するので、通常端子以外に別端子が必要となるため利用 効率が悪いという問題があり、さらの高圧検出方式はテ ストモード設定端子に通常動作部よりも高耐圧な構造が 必要とされる等の問題を解決するものとして、テストモ ード設定用専用端子を設けず、通常端子を使用して論理 集積回路のテストモードを設定するテスト信号発生回路 を提供することを目的とするものである。

【0032】従来例3では、通常入力信号であるリセッ 20 【0042】 ト入力信号がインアクティブ・レベルに変化する変化点 を検出し、入力クロックに同期した半クロック間のパル スを生成する。このパルスをアナログ的に所定時間TDA 遅延した信号と、本来のパルスとの論理積をとることで テストモードへの移行を行なう。

【0033】アナログ遅延時間は入力クロックによらず ほぼ一定であるため、アナログ遅延時間をLSIの動作周 波数より十分長く確保しておけば、LSIを通常動作させ ている時にテストモードに移行することはない。

【0034】LSI製造時等のテストに際して、テストモ ードへの移行が必要な時には、リセット信号のインアク ティブ変化後に入力クロック周期をアナログ遅延時間TD Aより十分長くとることで、本来のパルスとアナログ遅 延パルスの論理積出力からテストモード移行信号を発生 している。

【0035】しかしながら、従来例3では、LSI内部に アナログ遅延を使用しているため、LSI製造時の製造条 件や、動作電圧、動作温度によって遅延時間TDAが変化 する。すなわち、遅延時間TDAの最小値と最大値が大き な幅を持つことになる。

【0036】また、遅延時間TDAの最小値においても、 通常使用時に、誤ってテストモードに移行することを避 けるためには、ユーザーの通常使用時に予想される最低 動作周波数より、遥かに大きなアナログ遅延回路を設け なければならない。

【0037】一例として、最大動作周波数20Mbz(メガ ヘルツ)のLSIをユーザーが周波数 5Mtzで使用する場合 には、5Mb2(=200ナノ秒周期)の半クロック分よりも 遥かに大きな、例えば5ミリ秒程度のアナログ遅延を設 けることが必要とされる。

【0038】しかし、近年の高集積/高速動作のLSIプ ロセスのもとで、テスト回路のためにだけ5ミリ秒の遅 延回路を設けることは、貴重なチップ面積の浪費でしか ない。

【0039】また、従来例3においては、通常動作時に 誤ってテストモードへ移行することを防ぐために入力ク ロックの下限を規定しなければならない。

【0040】しかし、近時、LSIがマイクロプロセッサ やマイクロコントローラである場合には、動作周波数を 10 下げて装置の消費電力を低減することが求められてい る。キーボード入力待ちなどでマイクロプロセッサの入 カクロック周波数を徐々に下げてゆくことにより、装置 の消費電力を低減するような用途においては、この従来 例3は適用できない。

【0041】従って、本発明は、前記問題点を解消し、 クロック分周回路を備えた半導体集積回路において、ク ロックの位相の同期化を可能とし、テストを容易にする 半導体集積回路及びそのテスト方法を提供することを目 的とする。

【課題を解決するための手段】前記目的を達成するた め、本発明は、テストモードを有する半導体集積回路に おいて、テスト信号入力手段と、テスト信号デコード手 段と、クロック入力手段と、該クロック入力手段から入 力されたクロックを分周する分周手段と、を有し、前記 分周手段に対して、前記テスト信号入力手段から入力さ れたテスト信号を前記テスト信号デコード手段によりデ コードした結果を用いてクロックの位相合わせを行うこ とを特徴とする半導体集積回路を提供する。

【0043】また、本発明は、好ましくは、テスト信号 入力手段から入力されたテスト信号によりクロックの位 相合わせを行う期間には、前記クロック入力手段へ入力 されるクロックの周期が伸長されることを特徴とするも のである。

【0044】さらに、本発明は、前記テスト信号デコー ド手段が、前記テスト信号入力手段から入力されたテス ト信号の組合わせに基づき、テストモード時以外の通常 動作時においても、前記分周手段にクロックの位相合わ せを行うための信号を供給するように構成されたことを 40 特徴とする。

【0045】本発明は、テスト信号入力手段と、テスト 信号デコード手段と、クロック入力手段と、該クロック 入力手段から入力されたクロックを分周する分周手段 と、を備えた半導体集積回路のテスト方法であって、前 記テスト信号入力手段に所定の信号を供給し、前記分周 手段に対して前記テスト信号入力手段から入力された信 号を前記テスト信号デコード手段がデコードし、前記テ スト信号デコード手段の出力に基づきクロックの位相合 わせを行うようにしたことを特徴とする半導体集積回路 50 のテスト方法を提供する。

7

【0046】本発明のテスト方法においては、前記テス ト信号入力手段から入力されたテスト信号による位相合 わせを行う期間には、クロック入力手段へ入力するクロ ックの周期を伸長してクロックの位相合わせを行うこと を特徴としている。

#### [0047]

【作用】上記構成のもと、本発明に係る半導体集積回路 によれば、テストモード動作時において、クロック分周 回路を構成するフリップフロップの初期状態の如何にか かわらず、クロック出力の位相を一定とすることができ 10 るため、製造時のLSIテスタのプログラムを簡略化して テスト容易化を達成すると共に、製造時のテスト時間を 短縮することができる。このため、本発明は半導体集積 回路の製造コストの低減を達成している。

【0048】また、本発明によれば、テスト信号入力手 段から入力されたテスト信号によりクロックの位相合わ せを行う期間には、前記クロック入力手段へ入力される クロックの周期が伸長されるため、クロック分周回路の リセット信号のクロック入力に対するセットアップ時間 な調整等を不要とし、テストの容易化を達成している。 【0049】さらに、本発明によれば、テストモード時 のみならず、通常動作時においても、クロック分周器か らのクロック出力信号の位相が常に一定とされるため、 テスト容易化を達成する他、さらにタイミング設計等の 設計容易化を達成している。

#### [0050]

【実施例】図面を参照して、本発明の実施例を以下に説 明する。

### [0051]

【実施例1】図1は本発明の一実施例に係るマイクロブ ロセッサのクロックの供給回路を示すブロック図であ る。図1において、図5と同一の参照番号を有する、20 1から208までの各要素は前記従来例1で説明したものと 同一の機能を果たすものであるため説明は省略し、以下 では前記従来例1との相違点のみを説明する。

【0052】図1では、図5の従来例1で用いられたク ロック分周器207の代わりに、リセット付きクロック分 周器101が設けられている。

【0053】また、図5に示す従来例1では、CPU206の 40 テストモードを制御する信号として、テスト入力 (TES T) 204から一本のテスト信号が入力される構成であった が、本実施例では、図1に示すように、テスト入力 (TE ST(1-0)) 102から2本のテスト信号が入力される。

【0054】更に、本実施例は、テスト入力(TEST(1-0)) 102から入力されたテスト信号をデコードするため のデコーダ103と、ORゲート104、105を備えている。

【0055】図2に、本発明の一実施例に係るクロック 分周器101の詳細と動作タイミングを示す。

【0056】図2(A)に示すように、本実施例では、ク

ロック分周は、立上り同期のフリップフロップ401を用 いてエッジトリガの1/2分周を実現しており、図2 (B)の タイミングチャートに示すように入力の立ち上がりに同 期して出力が変化する。

8

【0057】フリップフロップ401はクロックとは非同 期なリセット入力(R)を備えている。

【0058】次に、図1と図2を参照して、本発明に係 るクロック位相同期方式の動作について説明する。

【0059】本実施例では、図5の従来例1と同様に、

クロック入力 (CLKIN) 202から入力されたクロック信号 は、クロック分周器101にて1/2分周されてCPU206のクロ ック入力端子 (CPUCLK) に供給されるとともにクロック 出力(CLKOUT)205から外部に出力される。

【0060】テスト入力 (TEST(1-0)) 102から入力され た2本のテスト信号はデコーダ103に入力されてデコー ドされる。

【0061】デコーダ103は、一般的な2入力4出力の デコーダであり、例えば、図中デコーダ103内に記載し た入力信号の組合せに対応して出力が"1"になる。す 及びホールド時間が十分に確保され、タイミングの詳細 20 なわち、デコーダ103に入力される信号が "00" の時は0 Rゲート105の一方の入力が"1"となり、"01"の時は ORゲート105の他方の入力とORゲート104の一方の入力が 共に"1"となり、"10"の時はORゲート104の他方の 入力が"1"となる。

> 【0062】一般ユーザーが、マイクロプロセッサ201 を使用する場合(すなわち通常動作時)には、テスト入 カ (TEST(1-0)) 102を、"11" に固定して使用するか、 あるいは、無接続とすることでプルアップ抵抗208によ り"11"がデコーダ103に入力される。この場合、CPU20 30 6は通常動作状態とされクロック分周器101のリセット入 力(R)に供給されるリセット信号106もインアクティブ

状態とされる。

【0063】デコーダ103の"00"出力と"01"出力と の論理和を出力するORゲート105により、CPU206はテス ト機能を作動させる。なお、本実施例においてCPU206の テストモード制御端子 (TEST) は "1" のときアクティ ブとされる.

【0064】また、デコーダ103の入力が"10"又は"0 1"の時には、ORゲート104の出力から、クロック分周器 101のリセット入力 (R) に対して位相同期を行うリセッ ト信号106が供給される。

【0065】従って、デコーダ103の"01"出力はCPU20 6のテスト機能を作動させると共にリセット信号106をア クティブとする。デコーダ103の入力が"10"の場合、C PU206は通常動作状態とされる。

【0066】図2(B)のタイミング図において、出力(i) は、電源投入時点でフリップフロップ401の値(=出力 Q) が "1" の場合、出力(ii)は、電源投入時点でフリ ップフロップ401の値が"0"の場合を示している。

50 【0067】図2(B)に示すように、電源投入時点のク

ロック分周器101内部のフリップフロップ401の値にかかわらず、時刻TRにおいて位相同期リセット信号106によりフリップフロップ401がリセットされるため、以降の時刻TにおいてCPU206に供給されるクロックの位相は常に一定となる。

【0068】すなわち、クロック分周器101のリセット入力(R)に入力されるリセット信号106は、図2(B)に示すように、電源投入時刻から数えて所定クロック経過後において(図2(B)では例えば4クロック目において)、高電位とされ、このため、フリップフロップ401の出力(Q)は高電位にある場合にも強制的(非同期)に低電位とされ(図2(B)の出力(ii)の矢印参照)、時刻TRにおいて、出力(i)及び(ii)は共に低電位にリセットされている。フリップフロップ401は、時刻TR以降には、入力の立上がりエッジに同期して1/2分周することになり、フリップフロップ401の初期状態に依らずクロック分周器101の出力の位相が一致する。

【0069】本実施例では、クロック分周器101の位相 同期を行うリセット信号106は、テスト入力(TEST(1-0))102に"10"または"01"が入力された時にアクティブとされるため、通常動作中、及びテスト機能を使用 中のいずれの場合にも、テスト入力(TEST(1-0))102か ら入力されるテスト信号の設定によりクロックの位相同 期を行うことができる。

#### [0070]

【実施例2】以下に本発明の別の実施例を説明する。 【0071】実際のLSIテストにおいては、信号のアナログ的な遅延を考慮しなければならない。

【0072】特に、上記実施例のように、位相合わせを、テスト入力(TEST(1-0))102に入力されたテスト信 30号を入力とするデコーダ103のデコード出力信号から生成しているような場合には、デコード遅延が大きいため、LSIテスタ側から印加される信号によりテスト信号TEST(1)とTEST(0)を変化させてから、実際の位相合わせが行われるまでのタイミングの調整は難しくなる。

【0073】そして、フリップフロップ401において、 位相合わせを行うためのリセット信号106が、クロック 入力に対して十分なセットアップ時間とホールド時間を 確保できなければ、誤動作が生じる。

【0074】また、LSIテスタから入力する信号の最小周期はマイクロプロセッサ201の最大動作周波数程度、すなわち、クロック入力(CLKIN)202に入力されるクロック周期程度であることが多いため、予めデコーダ103等の遅延を考慮してテスト入力(TEST(1-0))102とクロック入力(CLKIN)202を入力することは困難である。これはマイクロプロセッサ201の内部回路であるデコーダ103及びORゲート104の遅延を介して出力されるリセット信号106のタイミングをLSIテスタ側で直接制御できないことにも由る。

【0075】そこで、本実施例では、図2(B)の動作タ

10 に示すように、リセット信

イミングチャートに示すように、リセット信号106により位相合わせを行う期間は、クロック入力 (CLKIN) 202 の周期を伸ばしている。

【0076】これによりフリップフロップ401の非同期型リセット信号106について、クロック入力に対して十分なセットアップ時間とホールド時間を確保できる。また、本実施例によれば、テストのためのタイミング設計を容易とする。

[0077]

(実施例3)次に、本発明に係るマイクロプロセッサの LSIテスタでのテスト方法を説明する。図3及び図4 は、上記実施例で説明したクロック位相同期回路を備えたマイクロプロセッサをLSIテスタでテストする場合において、LSIテスタから被試験デバイスであるマイクロプロセッサ201に印加するテストパターン (テストベクトル)のシーケンスの一例を示すタイミング図と、LSIテスタの動作ステップをそれぞれ示したものである。 【0078】図3に示すように、クロック入力 (CLKIN) 202に、所定の周期mにて所定の数N1回分クロックを

N) 202に、所定の周期mにて所定の数N1回分クロックを 20 供給し、次に、半クロック期間の周期をM(但し、Mは mに比べて大)に変更し、その後再び元の周期mにて所 定の数N2回分をクロック信号を供給する。

【0079】テスト入力 (TEST(1-0)) 102のうちTEST (1)を図示時刻TRのタイミングにおいて高電位とするパターンを用意する。テスト入力102のうちTEST(0)には低電位状態が印加されるように設定される。リセット入力 (RESET) 203はCPU206をリセットするための信号である。図3に示すように、LSIテスタでクロックを所定数 (N1) 供給した後に、テスト入力 (TEST(1-0)) 102として、例えば "10" 等を設定するのは、CPU206等に予めクロックを所定数供給した後にクロック分周器101をリセットするためである。

【0080】図3に示すように、本実施例によれば、被 試験デバイスである半導体集積回路がクロック位相同期 回路を備えているために、LSIテスタ側から所定のタイ ミングでクロック位相同期回路をリセットするためのテ スト信号を供給すればよい。このように、本実施例によ れば、LSIテスタは被試験デバイスであるLSIと調歩同期 をとる必要がないため、テストバターンが短縮化され、

40 且つ制御プログラムも簡易化する。

【0081】図4は、LSIテスタにおいて、被試験デバイスであるマイクロプロセッサ201をテストする際に、図3のクロック入力 (CLKIN) 202を発生させるための動作シーケンスの典型的な例を示す流れ図である。

【0082】図4に示すように、まず、クロック入力ピンについて、クロック周期、タイミング、波形フォーマット、及び使用パターン等から成る入力信号波形を定義する(ステップ501)。

【0083】被試験デバイスであるマイクロプロセッサ 50 201のクロック入力(CLKIN)202に、ステップ501で設定 された所定の周期mにて所定の数N1回分クロック信号をLSIテスタから印加する(ステップ502)。次に、半クロック期間の周期をMに変更してクロック入力(CLKIN)202に信号を印加する(ステップ503)。このクロック周期の変更は、例えば通常LSIテスタに備えられた、テスト周期等を規定するタイミングセットの切替により行なわれる。その後再び所定の周期mにて所定の数N2回分のクロック信号をクロック入力(CLKIN)202に出力する(ステップ504)。

【0084】以上本発明を上記実施例に即して説明した 10 が、本発明は、上記態様にのみ限定されるものではなく、本発明の原理に準ずる各種態様を含むことは勿論である。例えば、上記実施例では、クロック分周器を備えたマイクロプロセッサを例に本発明を説明したが、本発明は他の集積回路を含む。

#### [0085]

【発明の効果】以上説明したように、本発明によるクロックの位相同期回路を備えた半導体集積回路によれば、製造時のLSIテスタのプログラムを簡略化する等テスト容易化を達成すると共に、製造時のテスト時間を従来よ 20 り短縮することができるため、製造コストの低減を達成するものである。

【0086】また、本発明によれば、テスト信号入力手段から入力されたテスト信号によりクロックの位相合わせを行う期間には、前記クロック入力手段へ入力されるクロックの問期が伸長されるため、テスト時において、クロック分周回路のリセット信号のクロック入力に対するセットアップ時間及びホールド時間が十分に確保され、タイミングの詳細な調整等を不要とし、テストの容易化を達成している。

【0087】また、本発明の半導体集積回路によれば、 電源投入後のリセット動作において、テストモード時の みならず、通常動作時においても、クロック分周器から のクロック出力信号の位相が常に一定とされるという効 果を有するため、テスト容易化を達成する他、さらにタ イミング設計等回路の設計容易化を達成している。

【0088】さらに、本発明のクロックの位相同期回路

を備えた半導体集積回路のテスト方法によれば、製造時のLSIテスタのプログラムを簡略化する等テスト容易化を達成すると共に、製造時のテスト時間を従来より短縮することができるため、製造コストの低減を達成するものである。

12

#### 【図面の簡単な説明】

【図1】本発明の一実施例に係るマイクロブロセッサの クロックの供給回路を示すブロック図である。

【図2】(A)本発明の一実施例のクロック分周器の詳細 説明図である。

(B)クロックの位相同期回路の動作シーケンスを示すタイミングチャートである。

【図3】本発明のテスト方法に係るタイミングチャート である。

【図4】本発明のテスト方法によるLSIテスタのテスト プログラムの制御を示す流れ図である。

【図5】従来の技術によるマイクロプロセッサのクロックの供給回路を示すブロック図である。


【図6】(A)従来の技術によるクロック分周器の詳細説 0 明図である。

(B)クロックのタイミングチャートである。


【図7】従来例2のテスト方法の構成を示すブロック図である。

#### 【符号の説明】


- 101 クロック分周器
- 102 テスト入力
- 103 デコーダ
- 105、104 ORゲート
- 106 リセット信号
- 30 201 マイクロプロセッサ
  - 202 クロック入力
  - 203 リセット入力
  - 205 クロック出力
  - 206 中央処理装置 (CPU)
  - 207 クロック分周器
  - 208 プルアップ抵抗




【図3】



【図5】







フロントページの続き

(51) Int. C1.6 H O 1 L 27/04 21/822 識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 27/04

Т

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.